Clock
CLK RUN PROG
Memory Address
8 4 2 1 8 4 2 1
Memory Contents
128 64 32 16 8 4 2 1 128 64 32 16 8 4 2 1
OP Codes Counter
1 2 4 T0 T1 T2 T3 T4
Instr. Register
8 4 2 1 8 4 2 1
Bootstrapper
00: 01: 02: 03: 04: 05: 06: 07: 08: 09: 10: 11: 12: 13: 14: 15:
RAM
00: 01: 02: 03: 04: 05: 06: 07: 08: 09: 10: 11: 12: 13: 14: 15:
0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
Bus
128 64 32 16 8 4 2 1
Counter
8 4 2 1
A Register
128 64 32 16 8 4 2 1
Sum Register
128 64 32 16 8 4 2 1 C Z
B Register
128 64 32 16 8 4 2 1
Output
0 0 0
Control Word
HLT MI RI RO IO II AI AO EO SU BI OI CE CO J FI